本篇目录：
- 1、74LS373的工作原理是什么?
- 2、单片机P3口有什么功能
- 3、74HC573的作用
- 4、锁存器74hc573与译码器74ls373功能是什么
- 5、为什么74ls373中le端口不连接,数据也是导通的?内部原理图是什么?
74LS373的工作原理是什么?
1、你问的这一套，在这时的ALE信号的高低、G信号的时序、P0口的转换、全是单片机内部自动进行的，不用你去操作或操心的。你只要看一下单片机的读外存贮器指令的时序图就会知了。从X73的TTL锁存芯片上的使用资料上也可看出。
2、ls373是锁存器，作为并口扩展，同功能但引脚更方便PCB设计的有74ls57锁存器扩展IO口的原理是，将输出信号送至锁存器的输入后，将输出锁存置为1，此时，输出到输出直通，再将输出锁存置为0，输出仍然保持。
3、锁存器原理锁存器(Latch)是一种对脉冲电平敏感的存储单元电路，它们可以在特定输入脉冲电平作用下改变状态。简单锁存器定义：只有在有锁存信号时输入的状态被保存到输出，直到下一个锁存信号。通常只有0和1两个值。
4、纯粹用来增加驱动电流，因为OE脚接高电平，这样373输出完全和输入一致。这样做，是因为51的驱动能力弱，当作为数码管位驱动时能力不够，位电流是所有的段电流之和，比如显示数字8时，是段电流的7倍。
5、(乘以255的原因是因为这是一个8位的ad)。74ls373是三态输出的八d锁存器，简单来说就是通过几个输入信号来实现数字信号的d触发器的控制，三态就是高电平 低电平 高阻态三态。
单片机P3口有什么功能
除了作为I/O使用外（其内部有上拉电阻），还有一些特殊功能，由特殊寄存器来设置，具体功能请参考我们后面的引脚说明。
【答案】：在并行扩展外存储器或I/O口情况下，P0口用于低8位地址总线和数据总线(分时传送)，P2口用于高8位地址总线，P3口常用于第二功能，用户能使用的I/O口只有P1口和未用作为第二功能的部分P3口端线。
P3口有两个功能 除了作为I/O使用外（其内部有上拉电阻），还有一些特殊功能，由特殊寄存器来设置，具体功能请参考我们后面的引脚说明。
P3口有第一功能和第二功能的使用，使用时应先按需要选用第二功能信号，剩下的口线才作第一功能I/O线用。读引脚数据时，必需先给锁存器输出“1”。
在8031单片机中，P3口的第三位（P3）所定义的第二功能是TXD（发送数据）。P3可以作为UART（串行通信）模块的发送引脚。当使用UART通信时，数据将通过P3引脚发送出去。
74HC573的作用
HC573和74LS373原理一样，8数据锁存器。
HC573锁存器如果是和单片机一起配合使用的话，作用是使锁存器的的I/O口为高电平，打开，改变输入端的电平，则相应的输出也改为相应的电平。
为锁存器，输入并行信号输出并行信号。595输入串行信号，输出并行信号。选择哪种器件驱动数码管都可以，573驱动电流能大一些。
锁存器74hc573与译码器74ls373功能是什么
1、HC573和74LS373原理一样，8数据锁存器。
2、LS573和74HC573都是八D锁存器（三态），逻辑上完全一样，只不过是管脚定义不一样。74LS373是TTL电路，电源电压是5V。上拉弱而下拉强。
3、HC573是锁存器，用于数码管显示时通常是采用段选、片选共用同一组并口的驱动方式。驱动数码管需要两个信号，一个是段选信号，一个是片选信号。
4、LS373是地址锁存器 ；主要是输入液晶某些功能（比如闪烁，左移，右移等）状态字的地址 。74LS00是与非门，作为液晶显示器使能控制端使用，当P3^6和P^7同时为1时，液晶显示器，才能正常工作 。
5、逻辑结构与功能表 8位锁存器74LS373的逻辑图如图所示。其中使能端G加入CP信号，D为数据信号。输出控制信号为0时，锁存器的数据通过三态门进行输出。累加Latch：微处理器中运算器部分主要电路结构。
6、ls373和74hc573都是八D锁存器，74ls373是TTL器件，电源电压是5V。74hc573是高速CMOS器件，电源电压范围是2V - 6V。74ls373和74hc573的引脚排列不一样。
为什么74ls373中le端口不连接,数据也是导通的?内部原理图是什么?
1、呈高阻态，即不驱动总线，也不为总线的负载，但 锁存器内部的逻辑操作不受影响。当锁存允许端 LE 为高电平时，O 随数据 D 而变。当 LE 为低电平时，O 被锁存在 已建立的数据电平。
2、LS373 的引脚图见下：GND接地，VCC接5V直流电源（这两个图上没画，实际芯片上一定有这两个引脚）D0~D7为芯片的数据接口，也是芯片的输入端，一般外接开关按钮或其他芯片的输出端。
3、X——不定态；Q0——建立稳态前Q的电平；G——输入端，与8031ALE连高电平：畅通无阻低电平：关门锁存。图中OE——使能端，接地。
4、位锁存器74LS373的逻辑图见图所示。其中使能端G加入CP信号，D为数据信号。输出控制信号为0时，锁存器的数据通过三态门进行输出。数据有效延迟后于时钟信号有效。这意味着时钟信号先到，数据信号后到。
到此，以上就是小编对于74ls373芯片引脚图功能图的问题就介绍到这了，希望介绍的几点解答对大家有用，有任何问题和不懂的，欢迎各位老师在评论区讨论，给我留言。
